ထုတ်ကုန်ဂုဏ်ရည်များ

Intel သည် 3D ချစ်ပ်အသေးစိတ်အချက်အလက်များကိုပြသခဲ့သည်- ထရန်စစ္စတာပေါင်း 100 ဘီလီယံကို စုစည်းထားနိုင်ပြီး 2023 ခုနှစ်တွင် စတင်ရောင်းချရန်စီစဉ်ထားသည်။

3D stacked chip သည် CPUs, GPUs နှင့် AI ပရိုဆက်ဆာများ၏ သိပ်သည်းဆကို သိသိသာသာတိုးမြင့်လာစေရန်အတွက် ချစ်ပ်အတွင်းရှိ logic အစိတ်အပိုင်းများကို stacking ပြုလုပ်ခြင်းဖြင့် Moore's Law ကိုစိန်ခေါ်ရန် Intel ၏ဦးတည်ချက်အသစ်ဖြစ်သည်။Chip လုပ်ငန်းစဉ်များ ရပ်တန့်လုနီးနီးနှင့်၊ ၎င်းသည် စွမ်းဆောင်ရည်ကို ဆက်လက်တိုးတက်စေရန် တစ်ခုတည်းသောနည်းလမ်းဖြစ်နိုင်သည်။

မကြာသေးမီက Intel သည် လာမည့် Meteor Lake၊ Arrow Lake နှင့် Lunar Lake ချစ်ပ်များအတွက် ၎င်း၏ 3D Foveros ချစ်ပ်ဒီဇိုင်းအသေးစိတ်အသစ်များကို တစ်ပိုင်းကွန်ဒတ်တာစက်မှုလုပ်ငန်းကွန်ဖရင့် Hot Chips 34 တွင် တင်ပြခဲ့သည်။

Intel ၏ GPU tile/chipset ကို TSMC 3nm node မှ 5nm node သို့ပြောင်းရန် လိုအပ်ခြင်းကြောင့် Intel ၏ Meteor Lake နှောင့်နှေးမည်ဟု မကြာသေးမီက ကောလာဟလများ ထွက်ပေါ်နေပါသည်။Intel သည် GPU အတွက် အသုံးပြုမည့် သီးခြား node နှင့်ပတ်သက်သည့် အချက်အလက်များကို မမျှဝေရသေးသော်လည်း GPU အစိတ်အပိုင်းအတွက် စီစဉ်ထားသော node သည် ပြောင်းလဲခြင်းမရှိကြောင်းနှင့် ပရိုဆက်ဆာသည် 2023 ခုနှစ်တွင် အချိန်နှင့်တစ်ပြေးညီ ထွက်ရှိရန် လမ်းကြောင်းပေါ်ရှိနေကြောင်း ကုမ္ပဏီကိုယ်စားလှယ်တစ်ဦးက ပြောကြားခဲ့သည်။

ထူးခြားသည်မှာ ယခုတစ်ကြိမ်တွင် Intel သည် ၎င်း၏ Meteor Lake ချစ်ပ်များကို တည်ဆောက်ရာတွင် အသုံးပြုသည့် အစိတ်အပိုင်းလေးခု (CPU အပိုင်း) မှတစ်ခုသာ ထုတ်လုပ်မည်ဖြစ်ပြီး TSMC မှ အခြားသုံးမျိုးကို ထုတ်လုပ်မည်ဖြစ်သည်။GPU tile သည် TSMC N5 (5nm လုပ်ငန်းစဉ်) ဖြစ်ကြောင်း စက်မှုသတင်းရင်းမြစ်များက ထောက်ပြသည်။

Intel သည် Intel ၏ 4 process node (7nm process) ကို အသုံးပြုမည့် Meteor Lake ပရိုဆက်ဆာ၏ နောက်ဆုံးပုံများကို မျှဝေခဲ့ပြီး ကြီးမားသော cores ခြောက်လုံးနှင့် သေးငယ်သော cores နှစ်ခုပါသည့် မိုဘိုင်းပရိုဆက်ဆာအဖြစ် ဈေးကွက်သို့ ဦးစွာရောက်ရှိမည်ဖြစ်သည်။Meteor Lake နှင့် Arrow Lake ချစ်ပ်များသည် မိုဘိုင်းနှင့် desktop PC စျေးကွက်များ၏ လိုအပ်ချက်များကို ဖုံးအုပ်ထားပြီး Lunar Lake ကို ပါးလွှာပြီး ပေါ့ပါးသော Notebook များတွင် အသုံးပြုမည်ဖြစ်ပြီး 15W နှင့် အောက်စျေးကွက်ကို လွှမ်းခြုံထားသည်။

ထုပ်ပိုးမှုနှင့် အပြန်အလှန်ချိတ်ဆက်မှုများ တိုးတက်လာမှုသည် ခေတ်မီပရိုဆက်ဆာများ၏ မျက်နှာကို လျင်မြန်စွာပြောင်းလဲစေသည်။နှစ်ခုလုံးသည် အရင်းခံ လုပ်ငန်းစဉ် node နည်းပညာကဲ့သို့ အရေးကြီးသည် - အချို့သောနည်းလမ်းများတွင် ပို၍အရေးကြီးပါသည်။

တနင်္လာနေ့တွင် Intel ၏ထုတ်ဖော်ပြောဆိုမှုအများအပြားသည် စားသုံးသူစျေးကွက်အတွက် ၎င်း၏ Meteor Lake၊ Arrow Lake နှင့် Lunar Lake ပရိုဆက်ဆာများအတွက် အခြေခံအဖြစ်အသုံးပြုမည့် ၎င်း၏ 3D Fooveros ထုပ်ပိုးမှုနည်းပညာကို အာရုံစိုက်ခဲ့သည်။ဤနည်းပညာသည် Intel အား Foveros အပြန်အလှန်ချိတ်ဆက်မှုများဖြင့် စုစည်းထားသော အခြေခံချစ်ပ်တစ်ခုပေါ်တွင် သေးငယ်သော ချစ်ပ်များကို ဒေါင်လိုက်ထည့်သွင်းနိုင်စေပါသည်။Intel သည် ၎င်း၏ Ponte Vecchio နှင့် Rialto Bridge GPUs နှင့် Agilex FPGAs အတွက် Foveros ကို အသုံးပြုနေသောကြောင့် ကုမ္ပဏီ၏ မျိုးဆက်သစ်ထုတ်ကုန်များစွာအတွက် အရင်းခံနည်းပညာဟု ယူဆနိုင်ပါသည်။

Intel သည် ယခင်က 3D Foveros ကို ၎င်း၏ ထုထည်နိမ့်သော Lakefield ပရိုဆက်ဆာများတွင် စျေးကွက်သို့ ယူဆောင်လာခဲ့သော်လည်း 4-tile Meteor Lake နှင့် 50-tile Ponte Vecchio တို့သည် နည်းပညာဖြင့် အမြောက်အမြားထုတ်လုပ်သည့် ကုမ္ပဏီ၏ ပထမဆုံး ချစ်ပ်များဖြစ်သည်။Arrow Lake ပြီးနောက် Intel သည် စံချိန်စံညွှန်းသတ်မှတ်ထားသော အင်တာဖေ့စ်ကို အသုံးပြု၍ chipset ဂေဟစနစ်သို့ ဝင်ရောက်နိုင်စေမည့် UCI အပြန်အလှန်ချိတ်ဆက်မှုအသစ်သို့ ကူးပြောင်းသွားမည်ဖြစ်သည်။

Intel သည် Passive Foveros intermediate layer/base tile ၏ထိပ်တွင် (“tiles/tiles” ဟုခေါ်သော “tiles/tiles” ဟုခေါ်သော) ကို Intel က ထုတ်ဖော်ပြသခဲ့သည်။Meteor Lake ရှိ အခြေခံအုတ်ချပ်သည် SoC တစ်ခုဟု ယူဆနိုင်သည့် Lakefield ရှိ တစ်ခုနှင့် ကွဲပြားသည်။3D Foveros ထုပ်ပိုးမှုနည်းပညာသည် တက်ကြွသော ကြားခံအလွှာကိုလည်း ပံ့ပိုးပေးသည်။Intel သည် Foveros interposer အလွှာကိုထုတ်လုပ်ရန် ကုန်ကျစရိတ်သက်သာပြီး ပါဝါနည်းသော 22FFL လုပ်ငန်းစဉ် (Lakefield ကဲ့သို့ပင်) ကိုအသုံးပြုသည်ဟု ဆိုသည်။Intel သည် ၎င်း၏ foundry ဝန်ဆောင်မှုများအတွက် မွမ်းမံထားသော 'Intel 16' မျိုးကွဲတစ်မျိုးကို ပေးစွမ်းသော်လည်း Meteor Lake base tile ၏ မည်သည့်ဗားရှင်းကို Intel အသုံးပြုမည်ကို မရှင်းလင်းပါ။

Intel သည် ဤကြားခံအလွှာတွင် Intel 4 လုပ်ငန်းစဉ်များကို အသုံးပြု၍ ကွန်ပျူတာ မော်ဂျူးများ၊ I/O ဘလောက်များ၊ SoC ဘလောက်များနှင့် ဂရပ်ဖစ်ဘလောက်များ (GPUs) တို့ကို တပ်ဆင်ပါမည်။ဤယူနစ်များအားလုံးကို Intel မှ ဒီဇိုင်းထုတ်ပြီး Intel ဗိသုကာကို အသုံးပြုထားသော်လည်း TSMC သည် ၎င်းတို့အတွင်းရှိ I/O၊ SoC နှင့် GPU ဘလောက်များကို OEM ပေးမည်ဖြစ်သည်။ဆိုလိုသည်မှာ Intel သည် CPU နှင့် Foveros လုပ်ကွက်များကိုသာ ထုတ်လုပ်မည်ဖြစ်သည်။

tGPU သည် TSMC N5 ကိုအသုံးပြုထားသော်လည်း I/O အသေနှင့် SoC ကို TSMC ၏ N6 လုပ်ငန်းစဉ်တွင် ပြုလုပ်ထားကြောင်း စက်မှုသတင်းရင်းမြစ်များ ပေါက်ကြားလာသည်။(မှတ်သားထိုက်သည်မှာ Intel သည် I/O tile ကို 'I/O Expander' သို့မဟုတ် IOE အဖြစ် ရည်ညွှန်းသည်)

Foveros လမ်းပြမြေပုံရှိ အနာဂတ်ဆုံမှတ်များတွင် 25 နှင့် 18-micron pitch များပါဝင်သည်။Intel သည် Hybrid Bonded Interconnects (HBI) ကို အသုံးပြု၍ အနာဂတ်တွင် 1-micron bump spacing ကို ရရှိရန် သီအိုရီအရပင် ဖြစ်နိုင်သည်ဟု ဆိုသည်။