မူရင်း XQR17V16CC44V Spot Stock FPGA Field Programmable Gate Array Logic Ic Chip ပေါင်းစပ်ထားသော Circuits အသစ်များ

Xilinx သည် Xilinx FPGA configuration bitstreams များကို သိုလှောင်ရန်အတွက် အသုံးပြုရလွယ်ကူပြီး ကုန်ကျစရိတ်သက်သာသည့်နည်းလမ်းကိုပေးဆောင်သည့် Radiation Hardened QML configuration PROMs စီးရီးများဖြစ်သော High-density QPro™ XQR17V16 စီးရီးများကို မိတ်ဆက်ပေးပါသည်။XQR17V16CC44V သည် သိုလှောင်မှုပမာဏ 16 Mb ရှိသော 3.3V စက်ပစ္စည်းဖြစ်ပြီး အမှတ်စဉ် သို့မဟုတ် ဘိုက်ကျယ်ပြန့်သည့်မုဒ်ဖြင့် လည်ပတ်နိုင်သည်။XQR17V16 စက်ပစ္စည်းဗိသုကာလက်ရာ၏ ရိုးရှင်းသော ပိတ်ဆို့မှုပုံစံအတွက်။

FPGA သည် Master Serial မုဒ်တွင် ရှိနေသောအခါ၊ ၎င်းသည် PROM ကို မောင်းနှင်သည့် ဖွဲ့စည်းမှုနာရီကို ထုတ်ပေးသည်။နာရီအစွန်းများ တက်လာပြီးနောက် အချိန်တိုအတွင်း FPGA DIN ပင်ကို ချိတ်ဆက်ထားသည့် PROM DATA အထွက်ပေါက် pin တွင် ဒေတာများ ပေါ်လာသည်။FPGA သည် ဖွဲ့စည်းမှုပုံစံကို ပြီးမြောက်ရန် သင့်လျော်သော နာရီအရေအတွက်ကို ထုတ်ပေးသည်။ပြင်ဆင်ပြီးသည်နှင့် ၎င်းသည် PROM ကို ပိတ်သည်။FPGA သည် Slave Serial မုဒ်တွင် ရှိနေသောအခါ၊ PROM နှင့် FPGA နှစ်ခုလုံးကို အဝင်အချက်ပြမှုတစ်ခုဖြင့် ချိန်ကိုက်ရပါမည်။

FPGA သည် Master SelectMAP မုဒ်တွင် ရှိနေသောအခါ၊ ၎င်းသည် PROM နှင့် FPGA ကို မောင်းနှင်သည့် ဖွဲ့စည်းမှုနာရီကို ထုတ်ပေးသည်။CCLK အစွန်းများ တက်လာပြီးနောက်၊ PROMs DATA (D0-D7) pins များတွင် ဒေတာကို ရရှိနိုင်ပါသည်။ဒေတာကို CCLK ၏အောက်ပါတက်လာသည့်အစွန်းတွင် FPGA ထဲသို့ ချိန်ကိုက်ပါမည်။FPGA သည် Slave SelectMAP မုဒ်တွင် ရှိနေသောအခါ၊ PROM နှင့် FPGA နှစ်ခုလုံးကို အဝင်အချက်ပြမှုဖြင့် နာရီချိန်ကိုက်ရပါမည်။CCLK ကိုမောင်းနှင်ရန် freerunning oscillator ကိုသုံးနိုင်သည်။အောက်ပါစက်ပစ္စည်း၏ CE ထည့်သွင်းမှုကိုမောင်းနှင်ရန် CEO အထွက်ကိုအသုံးပြုခြင်းဖြင့် စက်အများအပြားကို ပေါင်းစပ်နိုင်သည်။ဤကွင်းဆက်ရှိ PROM များအားလုံး၏ နာရီထည့်သွင်းမှုများနှင့် DATA ရလဒ်များသည် အပြန်အလှန်ချိတ်ဆက်နေသည်။စက်ပစ္စည်းအားလုံးသည် တွဲဖက်အသုံးပြုနိုင်ပြီး အခြားမိသားစုဝင်များနှင့် တွဲသုံးနိုင်သည်။စက်ပစ္စည်းပရိုဂရမ်ရေးဆွဲခြင်းအတွက်၊ Xilinx ISE Foundation သို့မဟုတ် ISE WebPACK ဆော့ဖ်ဝဲလ်သည် FPGA ဒီဇိုင်းဖိုင်ကို စံ Hex ဖော်မတ်အဖြစ် စုစည်းထားပြီး၊ ထို့နောက် စီးပွားဖြစ် PROM ပရိုဂရမ်မာအများစုထံ လွှဲပြောင်းပေးပါသည်။

အင်္ဂါရပ်များ
• LET-Up Immune >120 MeV/cm2/mg
• spec 1019.5 အတွက် TID 50 kRad(Si) အာမခံသည်
• Epitaxial Substrate ပေါ်တွင် တီထွင်ဖန်တီးခဲ့သည်။
• 16Mbit သိုလှောင်မှုပမာဏ
• စစ်ရေးအပူချိန်အကွာအဝေး--55°C မှ +125°C အထိ အာမခံချက်ပေးသည်။
• Xilinx FPGA စက်ပစ္စည်းများ၏ ဖွဲ့စည်းမှုပုံစံဘစ်စကြောင်းများကို သိမ်းဆည်းရန် ဒီဇိုင်းထုတ်ထားသည့် တစ်ကြိမ်တည်း ပရိုဂရမ်မာနိုင်သော (OTP) ဖတ်သာမှတ်ဉာဏ်
• နှစ်ထပ်ဖွဲ့စည်းမှုမုဒ်များ
♦ အမှတ်စဉ်ဖွဲ့စည်းပုံ (33 Mb/s အထိ)
♦ Parallel (33 MHz တွင် 264 Mb/s အထိ)
• Xilinx QPro FPGAs အတွက် ရိုးရှင်းသော မျက်နှာပြင်
• ပိုရှည်သော သို့မဟုတ် များစွာသော bitstreams များကို သိမ်းဆည်းရန်အတွက် Cascadable
• မတူညီသော FPGA ဖြေရှင်းချက်များနှင့် လိုက်ဖက်ညီမှုအတွက် ပရိုဂရမ်mable ပြန်လည်သတ်မှတ်ခြင်း polarity (တက်ကြွမြင့်မားသော သို့မဟုတ် တက်ကြွသောအနိမ့်)
• စွမ်းအားနိမ့် CMOS ရေပေါ်တံခါး လုပ်ငန်းစဉ်
• 3.3V ထောက်ပံ့ရေးဗို့အား
• ကြွေထည် CK44 ပက်ကေ့ဂျ်(၁)ခုတွင် ရနိုင်ပါသည်။
• ထိပ်တန်း ပရိုဂရမ်မာ ထုတ်လုပ်သူများမှ ပရိုဂရမ်ရေးဆွဲခြင်းကို ပံ့ပိုးကူညီခြင်း။
• ISE Foundation သို့မဟုတ် ISE WebPACK ဆော့ဖ်ဝဲလ်ပက်ကေ့ချ်များကို အသုံးပြု၍ ဒီဇိုင်းပံ့ပိုးမှု
• နှစ် 20 သက်တမ်းဒေတာထိန်းသိမ်းမှုအာမခံ
ပရိုဂရမ်ရေးခြင်း။
စက်ပစ္စည်းများကို Xilinx မှပံ့ပိုးပေးသော ပရိုဂရမ်မာများ သို့မဟုတ် အရည်အချင်းပြည့်မီသော ပြင်ပကုမ္ပဏီရောင်းချသူများတွင် ပရိုဂရမ်ပြုလုပ်နိုင်သည်။အသုံးပြုသူသည် သင့်လျော်သော ပရိုဂရမ်းမင်း အယ်လဂိုရီသမ်နှင့် ပရိုဂရမ်မာဆော့ဖ်ဝဲ၏ နောက်ဆုံးဗားရှင်းကို အသုံးပြုထားကြောင်း သေချာစေရမည်။မှားယွင်းသောရွေးချယ်မှုသည် စက်ပစ္စည်းကို အပြီးတိုင်ပျက်စီးစေနိုင်သည်။
ဖော်ပြချက်
• LET-Up Immune >120 MeV/cm2/mg
• spec 1019.5 အတွက် TID 50 kRad(Si) အာမခံသည်
• Epitaxial Substrate ပေါ်တွင် တီထွင်ဖန်တီးခဲ့သည်။
• 16Mbit သိုလှောင်မှုပမာဏ
• စစ်ရေးအပူချိန်အကွာအဝေး--55°C မှ +125°C အထိ အာမခံချက်ပေးသည်။
• Xilinx FPGA စက်ပစ္စည်းများ၏ ဖွဲ့စည်းမှုပုံစံဘစ်စကြောင်းများကို သိမ်းဆည်းရန် ဒီဇိုင်းထုတ်ထားသည့် တစ်ကြိမ်တည်း ပရိုဂရမ်မာနိုင်သော (OTP) ဖတ်သာမှတ်ဉာဏ်
• နှစ်ထပ်ဖွဲ့စည်းမှုမုဒ်များ
♦ အမှတ်စဉ်ဖွဲ့စည်းပုံ (33 Mb/s အထိ)
♦ Parallel (33 MHz တွင် 264 Mb/s အထိ)
• Xilinx QPro FPGAs အတွက် ရိုးရှင်းသော မျက်နှာပြင်
• ပိုရှည်သော သို့မဟုတ် များစွာသော bitstreams များကို သိမ်းဆည်းရန်အတွက် Cascadable
• Programmable reset polarity (တက်ကြွမြင့်မားသော သို့မဟုတ် တက်ကြွသော
နိမ့်သည်) မတူညီသော FPGA ဖြေရှင်းချက်များနှင့် လိုက်ဖက်ညီမှုအတွက်
• စွမ်းအားနိမ့် CMOS ရေပေါ်တံခါး လုပ်ငန်းစဉ်
• 3.3V ထောက်ပံ့ရေးဗို့အား
• ကြွေထည် CK44 ပက်ကေ့ဂျ်(၁)ခုတွင် ရနိုင်ပါသည်။
• ဦးဆောင်ပရိုဂရမ်မာမှ ပရိုဂရမ်ရေးဆွဲခြင်းကို ပံ့ပိုးပေးသည်။
ထုတ်လုပ်သူများ
• ISE Foundation သို့မဟုတ် ISE ကို အသုံးပြု၍ ဒီဇိုင်းပံ့ပိုးမှု
WebPACK ဆော့ဖ်ဝဲလ်ပက်ကေ့ချ်များ
• နှစ် 20 သက်တမ်းဒေတာထိန်းသိမ်းမှုအာမခံ