Logic & Flip Flops-SN74LVC74APWR

ညှပ်ဖိနပ်နှင့်လက်ကိုင်တုတ်အချက်အလက်များကို သိမ်းဆည်းရန် အသုံးပြုနိုင်သည့် တည်ငြိမ်သော အခြေအနေ နှစ်ခုပါရှိသော ဒစ်ဂျစ်တယ် အီလက်ထရွန်နစ် စက်ပစ္စည်းများသည် သာမာန် ဒစ်ဂျစ်တယ် အီလက်ထရွန်နစ် ကိရိယာများဖြစ်ပြီး၊ Flip-flop သို့မဟုတ် လက်ကိုင်တစ်ခုသည် အချက်အလက် 1 ဘစ်ကို သိမ်းဆည်းနိုင်သည်။

Flip-Flop (အတိုကောက်အဖြစ် FF)၊ bistable gate ဟုလည်းလူသိများသော၊ bistable flip-flop ဟုလည်းလူသိများသော၊ သည်ပြည်နယ်နှစ်ခုတွင်လည်ပတ်နိုင်သောဒစ်ဂျစ်တယ်လော့ဂျစ်ဆားကစ်တစ်ခုဖြစ်သည်။Flip-flops များသည် အစပျိုးမှုဟုလည်းသိကြသည့် input pulse ရရှိသည်အထိ ၎င်းတို့၏အခြေအနေတွင် ရှိနေပါသည်။input pulse ကို လက်ခံရရှိသောအခါ၊ flip-flop အထွက်နှုန်းသည် စည်းမျဉ်းများနှင့်အညီ အခြေအနေကို ပြောင်းလဲပြီး အခြား trigger ကို လက်ခံရရှိသည်အထိ ထိုအခြေအနေတွင် ရှိနေပါသည်။

Latch၊ သွေးခုန်နှုန်းအဆင့်အထိ အာရုံခံနိုင်သော၊ နာရီသွေးခုန်နှုန်းအဆင့်အောက်ရှိ အခြေအနေကို ပြောင်းလဲခြင်း၊ လတ်ခ်သည် အဆင့်အစပျိုးထားသော သိုလှောင်မှုယူနစ်ဖြစ်ပြီး ဒေတာသိမ်းဆည်းမှုလုပ်ဆောင်ချက်သည် ထည့်သွင်းသည့်အချက်ပြမှုအဆင့်တန်ဖိုးပေါ်တွင် မူတည်သည်၊ အခြေအနေကိုဖွင့်ပါ၊ ဒေတာထည့်သွင်းမှုနှင့်အတူ output ကိုပြောင်းလဲလိမ့်မည်။Latch သည် flip-flop နှင့်ကွဲပြားသည်၊ ၎င်းသည် latching data မဟုတ်ပါ၊ အထွက်ရှိ signal သည် input signal နှင့် buffer မှတဆင့် ဖြတ်သွားသော signal ကဲ့သို့ ပြောင်းလဲသွားပါသည်။latch signal သည် latch အဖြစ်လုပ်ဆောင်သည်နှင့်တစ်ပြိုင်နက် data သည် လော့ခ်ချထားပြီး input signal အလုပ်မလုပ်ပါ။သော့ချိတ်ကို ဖောက်ထွင်းသောလက်ချိတ်ဟုလည်း ခေါ်သည်၊ ဆိုလိုသည်မှာ ၎င်းသည် latched မခံရသောအခါတွင် အထွက်အား အဝင်သို့ ဖောက်ထွင်းမြင်နိုင်သည်ဟု ဆိုလိုသည်။

latch နှင့် flip-flop ကွာခြားချက်
Latch နှင့် flip-flop များသည် အမျိုးမျိုးသော timeing logic circuit များကို ရေးဖွဲ့ရန် အခြေခံ ကိရိယာများထဲမှ တစ်ခုဖြစ်သည့် memory function ပါရှိသည့် binary storage devices များဖြစ်သည်။ကွာခြားချက်မှာ- လက်ခ်ျသည် ၎င်း၏ input အချက်ပြမှုများအားလုံးနှင့် ဆက်စပ်နေပြီး၊ input signal သည် latch ပြောင်းလဲသည့်အခါတွင် နာရီ terminal မရှိပါ။flip-flop ကို နာရီက ထိန်းချုပ်ထားပြီး၊ လက်ရှိ ထည့်သွင်းမှုကို နမူနာလုပ်ရန် နာရီကို စတင်သောအခါမှသာ အထွက်ကို ထုတ်ပေးသည်။ဟုတ်ပါတယ်၊၊ latch နှင့် flip-flop နှစ်ခုလုံးသည် အချိန်ကိုက်ယုတ္တိဖြစ်သောကြောင့်၊ output သည် လက်ရှိ input နှင့်သာသက်ဆိုင်သည်သာမက ယခင် output နှင့်လည်းသက်ဆိုင်ပါသည်။

1. လက်ကိုင်ကို ချိန်ကိုက်ထိန်းချုပ်မှုမဟုတ်ဘဲ အဆင့်ဖြင့် အစပျိုးသည်။DFF ကို နာရီအစွန်းနှင့် တစ်ပြိုင်တည်းထိန်းချုပ်မှုဖြင့် အစပျိုးသည်။

2、 latch သည် input level တွင်အထိခိုက်မခံဖြစ်ပြီး wiring နှောင့်နှေးမှုကြောင့်ထိခိုက်သည်၊ ထို့ကြောင့် output သည် burrs မထွက်လာကြောင်းသေချာစေရန်ခက်ခဲသည်။DFF သည် burrs ထွက်လာနိုင်ချေနည်းပါးသည်။

3၊ အကယ်၍ သင်သည် လော့ခ်ျနှင့် DFF ကိုတည်ဆောက်ရန် ဂိတ်ပတ်လမ်းများကို အသုံးပြုပါက၊ လော့ခ်ျသည် DFF ထက် တံခါးသော့အရင်းအမြစ်များကို DFF ထက်နည်းပြီး DFF ထက် သာလွန်ကောင်းမွန်သောနေရာဖြစ်သည်။ထို့ကြောင့်၊ ASIC တွင် latch အသုံးပြုခြင်း၏ပေါင်းစပ်မှုသည် DFF ထက်ပိုမိုမြင့်မားသော်လည်း FPGA တွင် စံချိတ်ယူနစ်မရှိသောကြောင့် FPGA တွင် ဆန့်ကျင်ဘက်ဖြစ်သော DFF ယူနစ်ရှိပြီး LATCH သည် LE တစ်ခုထက်ပိုရန်လိုအပ်ပါသည်။သော့ချိတ်သည် အဆင့်အစပျိုးထားပြီး၊ ၎င်းသည် enable end ရှိခြင်းနှင့်ညီမျှသည်၊ ၎င်းသည် activation ပြီးနောက် (ဖွင့်သည့်အဆင့်တွင်) သည် ဝါယာကြိုးတစ်ခုနှင့် ညီမျှသည်၊ ၎င်းသည် output နှင့် ပြောင်းလဲသည့် output နှင့် ကွဲပြားသည်။non-enabled state တွင် မြင်တွေ့နိုင်သည့် မူလ signal ကို ထိန်းသိမ်းထားရန်ဖြစ်ပြီး flip-flop ခြားနားချက်မှာ အမှန်တကယ်အားဖြင့် အကြိမ်များစွာ latch သည် ff အတွက် အစားထိုးမဟုတ်ပါ။

4၊ latch သည် အလွန်ရှုပ်ထွေးသော static timing analysis ဖြစ်လာလိမ့်မည်။

5၊ လက်ရှိတွင်၊ intel ၏ P4 CPU ကဲ့သို့သော အလွန်မြင့်မားသော circuit များတွင်သာ latch ကို အသုံးပြုပါသည်။FPGA တွင် လက်ကိုင်ယူနစ်ပါရှိပြီး မှတ်ပုံတင်ယူနစ်ကို လက်ကိုင်ယူနစ်အဖြစ် ပြင်ဆင်သတ်မှတ်နိုင်သည်၊ xilinx v2p manual တွင် register/latch unit အဖြစ် configure လုပ်မည်ဖြစ်ပြီး၊ ပူးတွဲပါဖိုင်သည် xilinx half slice structure diagram ဖြစ်သည်။အခြား မော်ဒယ်များနှင့် FPGAs ထုတ်လုပ်သူအား စစ်ဆေးရန် မသွားပါ။--ကိုယ်ရေးကိုယ်တာအားဖြင့်၊ xilinx သည် altera နှင့်တိုက်ရိုက်ကိုက်ညီနိုင်သည်ဟုကျွန်ုပ်ထင်ပါသည်၊ လုပ်ဆောင်ရန် LE အနည်းငယ်အတွက် ပို၍ဒုက္ခဖြစ်နိုင်သည်၊ သို့သော်၊ xilinx device တစ်ခုစီသည် ဤမျှလောက် configure လုပ်နိုင်မည်မဟုတ်ပါ၊ altera ၏တစ်ခုတည်းသော DDR interface တွင် အထူးလက်ကိုင်ယူနစ်တစ်ခုရှိသည်၊ ယေဘုယျအားဖြင့်သာ မြန်နှုန်းမြင့် circuit ကို latch ဒီဇိုင်းတွင်အသုံးပြုလိမ့်မည်။altera ၏ LE သည် latch တည်ဆောက်ပုံမဟုတ်ပါ၊ sp3 နှင့် sp2e ကိုစစ်ဆေးပါ၊ အခြားစစ်ဆေးရန်မဟုတ်ပါ၊ ဤဖွဲ့စည်းပုံကို ပံ့ပိုးထားကြောင်း လက်စွဲစာအုပ်ကဆိုသည်။altera အကြောင်း wangdian ဆိုသည့် စကားရပ်သည် မှန်သည်၊ altera ၏ ff ကို latch အတွက် configure လုပ်၍မရပါ၊ ၎င်းသည် latch ကိုအကောင်အထည်ဖော်ရန် lookup table ကိုအသုံးပြုသည်။

ယေဘူယျ ဒီဇိုင်းစည်းမျဉ်းမှာ- ဒီဇိုင်းအများစုတွင် လက်ကိုင်ကို ရှောင်ကြဉ်ပါ။အချိန်ကိုက် ပြီးသွားအောင် ဒီဇိုင်းဆွဲနိုင်စေမယ် ၊ အဲဒါက အရမ်း လျှို့ဝှက်ထားလို့ ဝါရင့်မဟုတ်တဲ့ သူကို ရှာမတွေ့နိုင်ပါဘူး။Latch ၏အကြီးမားဆုံးအန္တရာယ်မှာ burrs စစ်ထုတ်ခြင်းမဟုတ်ပါ။၎င်းသည် circuit ၏နောက်ထပ်အဆင့်အတွက် အလွန်အန္တရာယ်များသည်။ထို့ကြောင့် D flip-flop နေရာကို သင်သုံးနိုင်သမျှ ကာလပတ်လုံး လက်ကိုင်ကို မသုံးပါနှင့်။