Original XC18V04VQG44C Spot Stock အသစ် FPGA Field Programmable Gate Array Logic IC Chip ပေါင်းစပ်ထားသော ဆားကစ်များ
ထုတ်ကုန်ဂုဏ်ရည်များ
အမျိုးအစား | ဖော်ပြချက် |
အမျိုးအစား | Integrated Circuits (ICs) |
Mfr | AMD Xilinx |
စီးရီး | - |
အထုပ် | ဗန်း |
ထုတ်ကုန်အဆင့်အတန်း | အသုံးမပြုတော့ |
Programmable အမျိုးအစား | System Programmable တွင် |
Memory အရွယ်အစား | 4Mb |
ဗို့အား-ထောက်ပံ့ရေး | 3V ~ 3.6V |
Operating အပူချိန် | 0°C ~ 70°C |
Mounting အမျိုးအစား | Surface Mount |
အထုပ်/အခွံ | 44-TQFP |
ပေးသွင်းသူ ကိရိယာ ပက်ကေ့ချ် | 44-VQFP (10×10) |
အခြေခံထုတ်ကုန်နံပါတ် | XC18V04 |
စာရွက်စာတမ်းများနှင့် မီဒီယာ
အရင်းအမြစ်အမျိုးအစား | လင့်ခ် |
အချက်အလက်စာရွက်များ | XC18V00 စီးရီး |
ပတ်ဝန်းကျင်ဆိုင်ရာ အချက်အလက် | Xiliinx RoHS လက်မှတ် |
PCN Obsolescence/ EOL | စက်မျိုးစုံ 01/Jun/2015 |
PCN အပိုင်း အခြေအနေ ပြောင်းလဲမှု | အစိတ်အပိုင်းများကို 25/Apr/2016 တွင် ပြန်လည်အသက်သွင်းခဲ့သည်။ |
HTML ဒေတာစာရွက် | XC18V00 စီးရီး |
Environmental & Export အမျိုးအစားများ
ရည်ညွှန်းသည်။ | ဖော်ပြချက် |
RoHS အခြေအနေ | ROHS3 နှင့် ကိုက်ညီသည်။ |
Moisture Sensitivity Level (MSL) | ၃ (၁၆၈ နာရီ)၊ |
လက်လှမ်းမီမှု အခြေအနေ | လက်လှမ်းမမီ |
ECCN | 3A991B1B1 |
HTSUS | ၈၅၄၂.၃၂.၀၀၇၁ |
ထပ်လောင်းအရင်းအမြစ်များ
ရည်ညွှန်းသည်။ | ဖော်ပြချက် |
Standard Package | ၁၆၀ |
Xilinx Memory - FPGAs အတွက် ပြင်ဆင်သတ်မှတ်မှု Proms
Xilinx သည် စနစ်အတွင်း ပရိုဂရမ်ထည့်သွင်းနိုင်သော ဖွဲ့စည်းမှုစနစ် PROMs XC18V00 စီးရီးကို မိတ်ဆက်ပေးသည် (ပုံ 1)။ဤ 3.3V မိသားစုရှိ စက်များတွင် 4-megabit၊ 2-megabit၊ 1-megabit နှင့် 512-kilobit PROM တို့သည် Xilinx FPGA configuration bitstreams များကို ပြန်လည်ပရိုဂရမ်ရေးဆွဲခြင်းနှင့် သိမ်းဆည်းခြင်းအတွက် အသုံးပြုရလွယ်ကူပြီး ကုန်ကျစရိတ်သက်သာသောနည်းလမ်းကို ပေးဆောင်သည်။
FPGA သည် Master Serial မုဒ်တွင် ရှိနေသောအခါ၊ ၎င်းသည် PROM ကို မောင်းနှင်သည့် ဖွဲ့စည်းမှုနာရီကို ထုတ်ပေးသည်။CE နှင့် OE ကိုဖွင့်ပြီးနောက် အချိန်တိုအတွင်း FPGA DIN ပင်နံပါတ်သို့ ချိတ်ဆက်ထားသည့် PROM DATA (D0) ပင်တွင် ဒေတာကို ရရှိနိုင်သည်။နာရီအစွန်းတစ်ခုစီတိုင်းပြီးနောက် ဒေတာအသစ်ကို ဝင်ရောက်ကြည့်ရှုချိန်တိုတောင်းပါသည်။FPGA သည် ဖွဲ့စည်းမှုပုံစံကို ပြီးမြောက်ရန် သင့်လျော်သော နာရီအရေအတွက်ကို ထုတ်ပေးသည်။FPGA သည် Slave Serial မုဒ်တွင် ရှိနေသောအခါ၊ PROM နှင့် FPGA ကို ပြင်ပနာရီဖြင့် ချိန်ညှိထားသည်။
FPGA သည် Master Select MAP မုဒ်တွင် ရှိနေသောအခါ၊ FPGA သည် PROM ကို မောင်းနှင်ပေးသည့် ဖွဲ့စည်းမှုနာရီကို ထုတ်ပေးသည်။FPGA သည် Slave Parallel သို့မဟုတ် Slave Select MAP မုဒ်တွင် ရှိနေသောအခါ၊ ပြင်ပ oscillator သည် PROM နှင့် FPGA ကို မောင်းနှင်သည့် ဖွဲ့စည်းမှုနာရီကို ထုတ်ပေးသည်။CE နှင့် OE ကို ဖွင့်ပြီးနောက်၊ PROM ၏ DATA (D0-D7) ပင်နံပါတ်များတွင် ဒေတာကို ရရှိနိုင်သည်။နာရီအစွန်းတစ်ခုစီတိုင်းပြီးနောက် ဒေတာအသစ်ကို ဝင်ရောက်ကြည့်ရှုချိန်တိုတောင်းပါသည်။ဒေတာကို CCLK ၏အောက်ပါတက်လာသည့်အစွန်းတွင် FPGA ထဲသို့ ချိန်ကိုက်ထားသည်။Slave Parallel သို့မဟုတ် Slave Select MAP မုဒ်များတွင် အခမဲ့လည်ပတ်နိုင်သော တုန်ခါမှုကို အသုံးပြုနိုင်သည်။
အောက်ပါစက်ပစ္စည်း၏ CE ထည့်သွင်းမှုကိုမောင်းနှင်ရန် CEO အထွက်ကိုအသုံးပြုခြင်းဖြင့် စက်ပစ္စည်းအများအပြားကို လှည့်ပတ်နိုင်သည်။ဤကွင်းဆက်ရှိ PROM များအားလုံး၏ နာရီထည့်သွင်းမှုများနှင့် DATA ရလဒ်များသည် အပြန်အလှန်ချိတ်ဆက်နေသည်။စက်ပစ္စည်းအားလုံးသည် သဟဇာတဖြစ်ပြီး မိသားစု၏အခြားအဖွဲ့ဝင်များနှင့် သို့မဟုတ် XC17V00 တစ်ကြိမ်သာ ပရိုဂရမ်မာနိုင်သော အမှတ်စဉ် PROM မိသားစုနှင့် တွဲသုံးနိုင်သည်။