order_bg

ထုတ်ကုန်များ

(အီလက်ထရောနစ် အစိတ်အပိုင်းများ) 5V927PGGI8

အတိုချုံးဖော်ပြချက်-


ထုတ်ကုန်အသေးစိတ်

ထုတ်ကုန်အမှတ်အသား

ထုတ်ကုန်ဂုဏ်ရည်များ

အမျိုးအစား ဖော်ပြချက်
အမျိုးအစား Integrated Circuits (ICs)

နာရီ/အချိန်

Clock Generators၊ PLLs၊ Frequency Synthesizers

Mfr Renesas Electronics America Inc
စီးရီး -
အထုပ် တိပ်နှင့် ရစ်ပတ် (TR)
ထုတ်ကုန်အဆင့်အတန်း အသုံးမပြုတော့
ရိုက်ပါ။ နာရီမီးစက်
PLL Bypass နဲ့ ဟုတ်ကဲ့
ထည့်သွင်းခြင်း။ LVTTL၊ Crystal
အထွက် LVTTL
Circuits အရေအတွက် 1
အချိုး – အဝင်-အထွက် ၂:၄
ကွဲပြားမှု – အဝင်-အထွက် မဟုတ်ဘူး။ မဟုတ်ဘူး
ကြိမ်နှုန်း - အများဆုံး 160MHz
Divider/Multiplier ဟုတ်တယ်မဟုတ်ဘူး
ဗို့အား-ထောက်ပံ့ရေး 3V ~ 3.6V
Operating အပူချိန် -40°C ~ 85°C
Mounting အမျိုးအစား Surface Mount
အထုပ်/အခွံ 16-TSSOP (0.173"၊ အကျယ် 4.40mm)
ပေးသွင်းသူ ကိရိယာ ပက်ကေ့ချ် 16-TSSOP
အခြေခံထုတ်ကုန်နံပါတ် IDT5V927

စာရွက်စာတမ်းများနှင့် မီဒီယာ

အရင်းအမြစ်အမျိုးအစား လင့်ခ်
အချက်အလက်စာရွက်များ IDT5V927
PCN Obsolescence/ EOL ပြင်ဆင်ချက် ၂၃/ ဒီဇင်ဘာ/၂၀၁၃

စက်မျိုးစုံ 28/Oct/2013

HTML ဒေတာစာရွက် IDT5V927

Environmental & Export အမျိုးအစားများ

ရည်ညွှန်းသည်။ ဖော်ပြချက်
Moisture Sensitivity Level (MSL) 1 (အကန့်အသတ်မရှိ)
လက်လှမ်းမီမှု အခြေအနေ လက်လှမ်းမမီ
ECCN EAR99
HTSUS ၈၅၄၂.၃၉.၀၀၀၁

ထပ်လောင်းအရင်းအမြစ်များ

ရည်ညွှန်းသည်။ ဖော်ပြချက်
အခြားအမည်များ 5V927PGGI8
Standard Package ၄၀၀၀

ကုန်ပစ္စည်းအသေးစိတ်
24-BIT ဒစ်ဂျစ်တယ်သင်္ကေတ ပရိုဆက်ဆာ

DSP56300 ပရိုဂရမ်လုပ်နိုင်သော ဒစ်ဂျစ်တယ်အချက်ပြပရိုဆက်ဆာများ (DSPs) ၏မိသားစုဝင်ဖြစ်သော Motorola DSP56307 သည် အထွေထွေစစ်ထုတ်ခြင်းလုပ်ငန်းများဖြင့် ကြိုးမဲ့အခြေခံအဆောက်အအုံအက်ပ်လီကေးရှင်းများကို ပံ့ပိုးပေးသည်။on-chip မြှင့်တင်ထားသော filter coprocessor (EFCOP) သည် core operation နှင့်အပြိုင် စစ်ထုတ်သည့် algorithms များကို လုပ်ဆောင်ပေးသောကြောင့် အလုံးစုံ DSP စွမ်းဆောင်ရည်နှင့် စွမ်းဆောင်ရည်ကို တိုးမြင့်စေသည်။အခြားမိသားစုဝင်များကဲ့သို့ပင်၊ DSP56307 သည် စွမ်းဆောင်ရည်မြင့်၊ နာရီတစ်လုံးစီစက်ဝန်း-တစ်ကြိမ် ညွှန်ကြားချက်အင်ဂျင် (Motorolas နာမည်ကြီး DSP56000 core မိသားစုနှင့် ကုဒ်-သဟဇာတဖြစ်သော)၊ barrel shifter၊ 24-bit addressing၊ instruction cache နှင့်၊ ပုံ 1 တွင် ပါသည့်အတိုင်း တိုက်ရိုက်မမ်မိုရီဝင်ရောက်မှု ထိန်းချုပ်ကိရိယာတစ်ခု။ DSP56307 သည် 2.5 ဗို့ core နှင့် လွတ်လပ်သော 3.3 ဗို့ အဝင်/အထွက်ပါဝါပါရှိသော စက်တွင်း 100 MHz နာရီကို အသုံးပြု၍ တစ်စက္ကန့်လျှင် 100 သန်းညွှန်ကြားချက် (MIPS) ဖြင့် စွမ်းဆောင်ရည် ပေးပါသည်။

ခြုံငုံသုံးသပ်ချက်
ဒုတိယမျိုးဆက် ASMBL (Advanced Silicon Modular Block) ကော်လံအခြေခံဗိသုကာကို အသုံးပြု၍ XC5VLX330T-3FFG1738I တွင် FPGA မိသားစုမှ ပေးဆောင်သည့် ရွေးချယ်မှုအများဆုံးဖြစ်သည့် ကွဲပြားသော ပလပ်ဖောင်းငါးခုပါရှိသည်။ပလက်ဖောင်းတစ်ခုစီတွင် အဆင့်မြင့်ယုတ္တိဗေဒဒီဇိုင်းများစွာ၏ လိုအပ်ချက်များကို ဖြေရှင်းရန် မတူညီသော အင်္ဂါရပ်များ အချိုးအစား ပါဝင်ပါသည်။အဆင့်မြင့်ဆုံး၊ စွမ်းဆောင်ရည်မြင့် ယုတ္တိဗေဒထည်အပြင်၊ XC5VLX330T-3FFG1738I FPGA များတွင် အားကောင်းသော 36-Kbit ဘလောက် RAM/FIFOs၊ ဒုတိယမျိုးဆက် 25 x 18 DSP အချပ်များ၊ တပ်ဆင်ထားသည့် IO နည်းပညာကို ရွေးချယ်ပါ IO နည်းပညာကို ရွေးချယ်ပါ ဒစ်ဂျစ်တယ်-ထိန်းချုပ်ထားသော impedance၊ Chip Sync အရင်းအမြစ်- synchronous ကြားခံပိတ်ဆို့မှုများ၊ စနစ်စောင့်ကြည့်လုပ်ဆောင်နိုင်စွမ်း၊

အင်္ဂါရပ်များ
စွမ်းဆောင်ရည်မြင့် DSP56300 Core
● 2.5 V core နှင့် 3.3 VI/O တွင် 100 MHz နာရီဖြင့် တစ်စက္ကန့်လျှင် ညွှန်ကြားချက် သန်း 100 (MIPS)
● DSP56000 core နှင့် တွဲဖက်အသုံးပြုနိုင်သော အရာဝတ္ထုကုဒ်
● အလွန်အပြိုင် ညွှန်ကြားချက်အစုံ
● ဒေတာဂဏန်းသင်္ချာယုတ္တိယူနစ် (ALU)
- အပြည့်အဝပိုက်လိုင်းဖြင့် 24 x 24-ဘစ် အပြိုင်မြှောက်ကိန်း- စုဆောင်းကိရိယာ
- 56-bit parallel barrel shifter (fast shift and normalization; bit stream generation and parsing)
- အခြေအနေအရ ALU ညွှန်ကြားချက်များ
- ဆော့ဖ်ဝဲထိန်းချုပ်မှုအောက်တွင် 24-bit သို့မဟုတ် 16-bit ဂဏန်းသင်္ချာပံ့ပိုးမှု
● ပရိုဂရမ်ထိန်းချုပ်ယူနစ် (PCU)
- ရာထူး သီးခြားကုဒ် (PIC) ပံ့ပိုးမှု
- DSP အပလီကေးရှင်းများအတွက် အကောင်းဆုံးဖြစ်အောင် ပြုလုပ်ထားသော လိပ်စာမုဒ်များ (ချက်ချင်း offsets များအပါအဝင်)
- On-chip ညွှန်ကြားချက် cache ထိန်းချုပ်ကိရိယာ
- ချစ်ပ်ပေါ်တွင် မမ်မိုရီ-ချဲ့ထွင်နိုင်သော ဟာ့ဒ်ဝဲအစု
- Nested hardware DO loops
- လျင်မြန်စွာ အလိုအလျောက် ပြန်ပေးသည့် အနှောင့်အယှက်များ
● တိုက်ရိုက်မမ်မိုရီဝင်ရောက်ခွင့် (DMA)
- အတွင်းပိုင်းနှင့် ပြင်ပဝင်ရောက်မှုများကို ပံ့ပိုးပေးသည့် DMA ချန်နယ်ခြောက်ခု
- တစ်၊ နှစ်၊ နှင့် သုံးဘက်မြင် လွှဲပြောင်းမှုများ (စက်ဝိုင်းကြားခံစနစ် အပါအဝင်)
- ပိတ်ဆို့ခြင်း၏အဆုံး-လွှဲပြောင်းမှုနှောင့်ယှက်သည်။
- ကြားဖြတ်လိုင်းများနှင့် အရံအတားများအားလုံးမှ အစပျိုးသည်။
● Phase-locked loop (PLL)
- လော့ခ်ကျခြင်းမရှိဘဲ low power divide factor (DF) ကို ပြောင်းလဲခွင့်ပြုသည်။
- လှည့်ပတ်ဖယ်ရှားမှုနှင့်အတူအထွက်နာရီ
● ဟာ့ဒ်ဝဲ အမှားရှာပြင်ခြင်း ပံ့ပိုးမှု
- On-Chip Emulation (CE) မော်ဂျူး
- ပူးတွဲစမ်းသပ်လုပ်ဆောင်မှုအဖွဲ့ (JTAG) စမ်းသပ်ဝင်ရောက်ခွင့်ဆိပ်ကမ်း (TAP)
- လိပ်စာခြေရာခံမုဒ်သည် အတွင်းပိုင်းပရိုဂရမ် RAM ဝင်ခွင့်များကို ပြင်ပအပေါက်တွင် ထင်ဟပ်စေသည်။


  • ယခင်-
  • နောက်တစ်ခု:

  • သင့်စာကို ဤနေရာတွင် ရေးပြီး ကျွန်ုပ်တို့ထံ ပေးပို့ပါ။